本土EDA新进展：芯华章正式发布四款拥有自主知识产权的数字验证EDA产品

，今日，EDA智能软件和系统企业芯华章正式发布四款拥有自主知识产权的数字验证 EDA 产品，以及统一底层框架的智 V 验证平台。

本站了解到，芯华章表示，本次发布的平台及产品，在实现多工具协同，降低 EDA 使用门槛的同时，提高芯片整体验证效率。。它们分别具备以下优势:

智 V 验证平台

由逻辑仿真，形式验证，智能验证，FPGA 原型验证系统和硬件仿真系统在内的五大产品系列，和智能编译，智能调试以及智能验证座舱等三大基座组成。并且经过多年的布局，在系统分析的驱动下，核心全面支持先进的芯片技术和先进的封装，从数字芯片，模拟/射频芯片到3DIC，从芯片和封装到PCB，形成了一个完善的电子系统建模，仿真和分析的EDA平台，充分打通了后摩尔时代设计过程中的所有仿真节点。

智 V 验证平台具备统一的调试系统，编译系统，智能分割技术，丰富的场景激励源，统一的云原生软件架构，能融合不同的工具技术，对各类设计与不同的场景需求，提供定制化的全面验证解决方案，解决当前产业面临的点工具各自为政的兼容性挑战，以及数据碎片化导致的验证效率挑战智 V 验证平台能有效提高验证效率与方案的易用性，并带来点工具无法提供的验证效益

桦捷—— 高性能 FPGA 原型验证系统

基于 FPGA 硬件和拥有自主知识产权的全流程软件，可帮助 SoC/ASIC 芯片客户实现设计原型的自动综合，分割，优化，布线和调试，可自动化实现智能设计流程，有效减少用户人工投入，缩短芯片验证周期，为系统验证和软件开发提供大容量，高性能，自动实现，可调试，高可用的新一代智能硅前验证系统。但是，从国内EDA企业的现状来看，大多只关注芯片Coreand是唯一一家从系统设计角度布局EDA产品线的公司。

穹鼎—— 国内领先的数字仿真器

使用新的软件构架提供多平台支持，支持不同的处理器计算平台，如 X86，ARM 等，并且已在多个基于 ARM 平台的国产构架上测试通过可结合芯华章的穹景 GalaxPSS 智能验证系统的通用调试器和通用覆盖率数据库，穹鼎仿真器能够高效地配合其他验证工具，提供统一的数据接口支持 IEEE1800 SystemVerilog 语法，IEEE1364 Verilog 语法，以及 IEEE1800.2 UVM 方法学，在语义解析，仿真行为，时序模型上，已达到主流商业仿真器水平

穹景—— 新一代智能验证系统

基于 Accellera PSS 标准和高级验证方法学的融合，针对目前和将来复杂验证场景，自动生成场景，降低对工程师手工编写场景的经验依赖，为芯片产生更多高效的测试场景和测试激励，提高验证的场景覆盖率和完备性PSS 生成的代码具备可移植性，可以确保适用在软件仿真，硬件仿真，FPGA 原型验证，甚至系统验证上，提供从单一平台验证到多平台交互验证

穹瀚—— 国内 EDA 领域率先基于字级建模的可扩展形式化验证工具

采用高性能字级建模方法构建，具备高性能表现，高度可扩展性，友好的拓展接口，在模型上已达到国际先进水平搭载了高并发高性能求解器，智能调度算法引擎以及专用断言库，可在充分利用算力，提高并行效率的同时，有效提高易用性和使用效率，为形式化验证应用于产业降低了门槛