被“误解”的先进封装，中国才刚刚起步

先进封装不是摩尔定律失败的救世主，也不是与先进技术互斥的新技术路径。其本质意义在于挖掘芯片制造过程中的潜力，通过技术和结构创新，在很大程度上恢复传统封装中延迟的数据传输速度和大量损失的功耗。

与之前的先进技术迭代类似，“先进包装”其实是一个模糊的、长期变化的概念，每个时代的“先进包装”都意味着一次技术体系创新。例如，在过去，当DIP、SOP、TSOP、QFP和LQFP等技术被视为传统封装时，BGA、CSP、FC和MCM等技术被称为“高级封装”。

被广泛提及的“高级封装”实际上是从平面封装到2.5D/3D堆叠异构集成封装技术的升级过渡。

袁琪太极

如今，“高级包装”的概念不是由包装厂提出的，而是2009年在TSMC首次诞生。当时，TSMC团队发现传统封装基板上引线的线宽超过50m，随着逻辑芯片和存储芯片之间数据传输的增加，较高的线宽会造成整个芯片约40%的传输速度和60%的功耗被浪费。

然而，如果用硅内插器代替传统衬底，将逻辑芯片和存储芯片堆叠封装，引线的线宽可以减小到0.4m以下，并且可以恢复大部分损失的传输速度和功耗。

一位业内人士告诉王记伟，当时团队负责人和TSMC董事长张忠谋就先进封装项目只沟通了一个小时左右，后者承诺400人部署团队，投入1亿美元资金。2012年，TSMC推出了基于硅夹层3D堆叠的CoWoS封装技术，但由于成本较高，难以推广。然后介绍了以手机芯片为主的InF封装技术，用聚酰胺薄膜替代了CoWoS中的硅夹层，从而降低了单位成本和封装高度。

来源：DIGITIMES。

CoWoS和InFO先进的包装解决方案不仅为TSMC的高科技之虎提供了翅膀，也帮助它与越来越多的客户深度绑定。其中，TSMC先进封装技术最著名的“战役”，就是吃掉三星为苹果A系列处理器代工的订单。

早在2015年，苹果的A9处理器就分别交给了三星的14nm和TSMC的16nm代工厂。一年后，TSMC在使用16纳米技术的前提下，接手了苹果A10处理器的所有OEM订单。从打官司到称霸全球，TSMC在A10芯片上充分启用了自主研发的InFO FOWLP封装技术，A10芯片在不升级、不迭代逻辑流程的情况下，实现了40%的性能提升，延长了iPhone待机时间。

从2016年至今，TSMC的先进技术不断被发掘，同时其先进的包装技术也在不断升级。两者的互补性使得苹果、AMD、英伟达等国际巨头能够与TSMC形成长期深厚的纽带。

一步步走在晶圆制造的领先地位，TSMC的一举一动显然会牵动各方的神经。只有能与之抗衡的英特尔和三星，也在晶圆制造的先进封装领域展开了大规模的投资布局。

谁是主力？

TSMC将推出封装业务，三星将逐步跟进X-Cube技术，英特尔将基于先进封装技术进行结构性变革，而晶圆厂的整齐步伐显示出芯片厂商对性能和功耗的极致追求，同时也将传统封装工厂置于尴尬境地。

来源：三星X-Cube技术。

是因为封装测试厂处理不了“刀”，还是晶圆厂要求太高？这也与高级包的技术特性有关。

从技术角度来看，传统封装中的各种芯片都是水平互连的，而在先进封装中，当芯片堆叠并向下连接到基板时，需要垂直互连的方法来提高系统的集成度和效率。目前，该行业主要依靠TSV技术。

在TSV技术中，硅夹层通过蚀刻或激光钻孔，然后填充铜、多晶硅、钨等导电材料。堆叠的芯片可以通过填充的硅沟道垂直互连。与以往的集成电路封装键合和凸点堆叠技术相比，TSV可以在三维空间中最大化堆叠密度，最小化芯片的整体尺寸，大大提高芯片速度和低功耗性能。在现有的先进封装方案中，无论是TSMC的CoWoS、英特尔的Foveros 3D技术还是三星的X-Cube技术，都需要TSV技术。

正是因为现在各种先进的封装系统都离不开TSV技术，也因为晶圆厂在硅中介层的制造上有着先天的优势，所以主流晶圆厂的封装部门也是接踵而至。

“由于技术和结构的特殊性，先进封装既需要晶圆制造工艺，也需要常规封装工艺，这意味着晶圆厂和封装厂要想进入先进封装业务，都需要取长补短。”一位先进封装领域的资深人士告诉王记伟，“由于晶圆制造涉及的学科数量和工艺工程的复杂程度远高于封装行业，所以晶圆厂商学习封装的技术难度远低于封装工厂学习晶圆制造的技术难度。。”

既然是交叉学科技术，晶圆厂和封装厂能否在先进封装领域继续建立长期的分工合作？

台湾某晶圆厂内部人士指出，晶圆厂与封装厂在先进封装领域不可能建立长期合作关系。原因包括以下两点。

1.一是收益率不统一，责任难分。晶圆厂和封装厂很难统一产量。如果晶圆厂完成生产后再运到封装厂进行高级封装，芯片的最终良率需要双方共同负责。然而，由于两种产量的差异，晶圆厂和封装厂在产量不等的情况下无法长期合作。

2.其次，很明显先进的封装可以提高芯片的效率，所以晶圆厂在下赌注，期望和更多的大客户形成深厚的纽带。也就是说，当掌握了。

领先业界的先进封装技术时，晶圆厂能迎来更多、更稳定的代工订单。因此，主流晶圆厂很难再将如此重要的先进封装任务放手交由封测厂。

晶圆厂的“入侵”势必会在一定程度上挤压封装厂未来的业务成长空间，因此大陆外一线封装厂也开始在先进封装领域追逐角力。不过，封装厂提及的“先进封装”更为广义化，其将倒装、芯片尺寸封装(CSP)、系统级封装(SiP)以及基于玻璃等材料的晶圆级封装(WLP)技术亦称之为先进封装。

封装厂推动的先进封装技术虽有所进步，但仍与晶圆厂所主导的先进封装有所差距。以封装厂的晶圆级封装为例，在硅中介层的重布线层，不仅单位面积内 Die 的数量更高，其线宽的极限也远低于有机材质或玻璃(4/4μm 及以上)。这也意味着，晶圆厂基于硅中介层的先进封装技术将拥有更高的 D2D 互连密度。

前述台系晶圆厂内部人士告诉集微网:“超低线宽才是先进封装的终极奥义，而目前只有晶圆厂能在硅中介层上将线宽降至 1.8/1.8μm 以下。至于为何一定是 1.8/1.8μm，这主要因为越来越多的芯片厂选择将 CPU / GPU / TPU 与一个或多个高带宽内存组合在一起进行先进封装，而业界目前 HBM 对线宽的最低要求便是 1.8/1.8μm。”

大舞台和更大的舞台

先进封装的技术创新一半体现在 2.5D/3D 堆叠，另一半还体现在异构集成，两者缺一不可。

倘若只谈堆叠，早在 2006 年，三星就通过 TSV 技术就将 8 个 2Gb NAND Flash 堆叠封装成同一颗芯片。而台积电 CoWoS 技术的早期客户赛灵思也仅是用四块同样的 FPGA 芯片堆叠，台积电先进封装团队对此喜忧参半，喜的是有客户愿意采用这项新技术，忧的是这种同质堆叠无法让 CoWoS 展现全部实力，直到迎来第一个使用 CoWoS 技术进行异构集成的客户华为海思，台积电的这项先进封装工艺才终于开始名声大噪。

因此，基于 2.5D/3D 堆叠的异构集成才是完整的先进封装结构。在这两项特征的加持下，高端芯片是先进封装的一个大舞台。

5G、自动驾驶、人工智能和高性能计算等新应用的蓬勃发展催生了海量数据，这些数据需要不仅需要在芯片内部运算，还需要进行存储。DDR 已经很难提供芯片厂需要的高带宽，IO 瓶颈越来越严重，于是芯片厂选择将 CPU / GPU / TPU 与一个或多个高带宽内存组合封装，以使带宽不再受制于芯片引脚的互联数量，并带来更低的延迟和功耗。

目前，AMD、英伟达、英特尔等芯片厂商的高端芯片都采用了先进封装技术，且据业内人士透露，目前几乎所有在台积电流片的高端 AI 芯片都会选择 CoWoS 技术。

放眼未来，Chiplet 这一未来趋势更将为先进封装创造更大的舞台。芯原股份董事长戴伟民曾多次在公开场合表示，并非每种芯片都需要尖端工艺，因为不是每一家公司都能负担起 7nm、5nm 工艺的成本，于是 Chiplet 这种将不同工艺节点的 die 混封的新形态是未来芯片的重要趋势之一。

戴伟民强调，封装和接口对于 Chiplet 至关重要，台积电的 CoWoS 技术和英特尔的 Foveros 3D 立体封装技术都为 Chiplet 的发展奠定了基础。

据 Omdia 报告，Chiplet 处理器芯片的全球市场规模正在井喷式增长，预计到 2024 年会达到 58 亿美元，2035 年则超过 570 亿美元。

站上起跑线

在封测厂所定义的先进封装中，长电科技等大陆厂商正与日月光、安靠等大厂齐头并进。但在本文所探讨的晶圆厂主导下的先进封装层面，目前全球仅有台积电、英特尔和三星能提供完整的先进封装平台，中国大陆晶圆厂仍站在起跑线外。由于先进包装市场的不断发展，其在整个包装市场的份额不断增加，到2026年将达到近50%。

值得一提的是，中国大陆晶圆代工龙头厂商似乎已经释放出积极信号。中芯国际资深副总裁张昕日前在 IC WORLD 大会上提及其 6 大平台时指出:“公司先进封装平台将在 2.5D 领域提供全覆盖 Interposer 方案，3D IC 提供 HBM/近存计算解决方案。”

晶圆厂布局先进封装已是大势所趋，对于先进工艺遭遇严重遏制的中芯国际而言，发力先进封装不仅是顺应产业潮流，更是拉长战线、提高自身业务水平的战略需要。

先进封装不仅将为中芯国际等大陆晶圆厂创造新的机遇，也将为上游的材料、设备以及 EDA 厂商带来挑战和发展机遇。以设备为例，中芯国际等晶圆厂布局先进封装平台需要用到大量的封测设备，例如贴片机、引线焊接设备等，而出于供应链安全考虑，国产设备势必将是未来的主要供应商，上下游协同发展才能取得成功。

值得一提的是，本土设备厂商华封科技在先进封装领域已经有所斩获，其贴片机设备已经通过了台积电、长电科技等厂商的技术验证，并获得了日月光、矽品、通富微电等头部厂商的批量采购。

另外，在 EDA 方面，先进封装作为一个新的领域，之前并没有成熟的设计分析解决方案，使用传统的、脱节的点工具和流程对设计收敛会带来巨大的挑战，而对信号、电源完整性分析的需求也随着垂直堆叠的芯片而爆发式增长。因此，先进封装需要用到前所未有的 EDA 平台，这对于国产 EDA 厂商而言是一个突围的机会。

日前，本土 EDA 厂商芯和半导体举行的年度用户大会上，该公司 CEO 凌峰曾介绍称，支持先进工艺、先进封装一直以来是芯和半导体的产品方向。该公司推出的 IRIS、iModeler，及 Metis 系列产品均能够完美的支持先进工艺和封装。

不难看出，本土供应商都已经率先“闻”到了先进封装这一重要技术趋势，且先后开启了相关业务布局。上游供应商率先站上起跑线，晶圆厂紧随其后，这种健康、符合产业逻辑的发展方式，为中国本土先进封装技术奠定了基础。

长久以来，晶圆制造一直是我国半导体产业的落后环节，封装技术却是大陆半导体行业中与全球顶尖技术之间差距最小的环节。在国际主流晶圆厂入局先进封装后，封装技术差距也有被进一步拉大的趋势。在此情形下，本土晶圆厂在追赶先进工艺的同时，必须与国际主流厂商保持步调一致，否则未来中国半导体产业将面临制造、封装技术双重落后的危机。据Yole预测，2026年整体包装市场规模预计为954亿美元。